智能制造網>產品庫>智能控制>其它工控設備>其它>>BERT428 100G BERT 誤碼率測試儀

BERT428 100G BERT 誤碼率測試儀

參考價	面議

參考價

面議

具體成交價以合同協議為準

公司名稱深圳市千兆科科技有限公司
品牌
型號
所在地深圳市
廠商性質代理商
更新時間2025/6/21 8:59:45
訪問次數18

產品標簽:

在線詢價收藏產品點擊查看電話

聯系我們時請說明是智能制造網上看到的信息，謝謝!

索取相關資料

公司介紹主營產品

深圳千兆科科技有限公司是一家儀器儀表的企業，是經國家相關部門批準注冊的企業。
主營示波器、熱像儀，公司位于中國廣東深圳市寶安區梅坂大道民樂工業園民樂科技大廈603。
深圳千兆科科技有限公司本著“客戶*，誠信*”的原則，與多家國外儀器廠家建立了*的合作關系。
熱誠歡迎各界朋友前來參觀、考察、洽談業務。

展開顯示更多內容

示波器,熱像儀，數字萬用表，頻譜分析儀等。

產品簡介在線詢價

BERT428 100G BERT 誤碼率測試儀

BERT428 100G BERT 誤碼率測試儀產品信息

BERT428 100G BERT 誤碼率測試儀

類別：

誤碼儀
品牌：

LUCEO

LUCEO BERT428是由速率從2Gbps到28.05Gbps的4通道高速碼型發生模塊組成及25Gbps到28.05Gbps的4通道誤碼檢測模塊，模塊可以串聯時鐘工作，因此它是100Gb/s和未來400Gb/s應用的理想測試解決方案。

BERT428 is 100Gb/s BERT. EPG428 is an Electrical Pattern Generator module that plugs into the PARALLEX® Chassis. EPG428 can generate 4 channel electrical data from 1 Gb/s up to 29 Gb/s continuously. EED428 is an Electrical Error Detector module that plugs into the PARALLEX® Chassis. EED428 can check 4 channels electrical data from 22.0 - 28.2Gbps and 8.5Gb/s – 14.1Gb/s.

EPG428 Key Spec

PARAMETER	SYMBOL	VALUE	UNIT	NOTE
channels	chNo	4
Data Rate	DR	1… 29	Gbps	1)
Data Format		NRZ
PRBS Pattern		9, 15, 31
Differential Data Output Amplitude	DOutP/N	200…800	mVpp	setting range, 3)
Output Jitter (RMS)	Jrms	200	fs	Typical, 2)
Single ended Data Output Impedance	ZOse	50	W	Typical
Data Output Termination		AC - coupled
Clock Input / Output Frequency	FClk	0.5…14.5	GHz
Clock Input / Output Termination		AC - coupled

Note:

Output of clock signal is used for daisy chaining additional modules. Maximum daisy chain length is four.
RJ measured with CLK pattern. Depends on applied clock signal (measured with CLK20-2 Module, RJ=200fs)
Measured at 1GBd at the static High/ Low level of the signal with de-emphasis=0dB.
The eye height at higher data rates might differ.

EED428 Key Spec

PARAMETER	SYMBOL	Min	Max	UNIT	NOTE
Channels	chNo		4
Data Rate	DR	8.5 22.0	14.1 28.2	Gbps	1)
Data Formats		NRZ
PRBS Pattern		7, 9, 15, 23, 31
Differential Data Input Amplitude	DOutP/N	200	1200	mVpp	3), 4)
Differential Data Input Impedance	ZOse	90	110	W
Data Input Termination		AC - coupled
Clock Input / Output Frequency	FClk	12.8	14.2	GHz	2)
Clock Input / Output Termination		AC - coupled

Note:

Apply full rate clock for low data rate range and half rate clock for high data rate range.
Additional DR/40 CLK output installed
BER of better than 1E-12 can only be achieved if at least the min. input voltage level is applied
Minimum input voltage to guarantee error free detection (BER < 10-12) at PRBS31. The input sensitivity of
the module will be better for input signals with lower bandwidth, e.g. PRBS7.