為微處理器系統中的能量存儲/傳輸處理選擇體去耦電容是一件復雜的事情，由于強調產品的物理尺寸，處理器制造商一般只規定滿足器件能量轉換要求所需要的電容量，而不考慮為適合的電容排列留置的可用空間。嵌入式單板計算機中所用的處理器還要求更高的電容充放電性能，從而要求一個低的時間常數。
　　隨著電容制造向更小型化封裝應用的繼續推進，一種高電容量、低ESR及低電壓應用的理想方案是3-D多陽極涂層（conformal coated）片式電容。
　　高電容量和低ESR技術
　　有多種技術已可實現單位體積電容量的優化。例如，涂層片式鉭電容技術，該技術去除了常規模壓固體鉭電容的引線框結構，同時這種類似于半導體特殊封裝的技術大大降低平均尺寸。 Vishay已經開發了涂層鉭片式技術，用于滿足NASA要求的電容使用。這些產品遠遠超過了常規模壓表面安裝鉭電容（SMD）的容積效率。不過設計師們還需要使ESRzui小化，而這一要求刺激了多種候選方案。
　　Polymer鋁電容
　　Polymer鋁電容具有非常低的ESR，在10 m 或更小的范圍，它填充了高電容量多層陶瓷電容（MLCC）和鉭聚合物電容之間的應用空間。不過，盡管它們滿足了濾波應用中所需的ESR要求，但它們的容積效率通常要比鉭技術小很多。在組裝空間十分珍貴的應用中，這種技術必須讓位于其它技術如鉭式技術等。
　　固體鉭電容
　　固體鉭電容有標準和低ESR兩種類型。兩種類型均采用通常的引線框結構制作。固體鉭低ESR類型所具有的ESR值100 KHz 時在100 m 范圍。由于ESR值取決于陽極的外表面，因此較大的外形尺寸一般都擁有較低的ESR值。固體鉭電容方面大量的粉末研制工作產生了新的更低水平的ESR值。另外浪涌電壓方面也得到改進使固體鉭技術功能更強大。
　　Polymer鉭電容
　　Polymer鉭電容運用了新式高導電性的聚合物。高導電性聚合物用于陰極而非二氧化錳。聚合物陰極在導電率上的改善帶來更低的阻抗和更低的ESR。低阻抗還帶來優異的高頻濾波響應。Polymer鉭電容技術擁有zui低的ESR，大大低于相近尺寸的常規固體鉭電容。事實上，引線框結構主要制約給定外形尺寸下可用電容量。
　　多陽極鉭電容
　　現今，高容積和低ESR的雙重要求正在由一種3-D的封裝方式來解決，它是一種多陽極鉭電容，該結構去除了常規的引線框。此結構在小型化SMD封裝下取得了高電容量，并可以與常規模壓鉭器件引腳兼容。重要的是，該技術取得了非常低而穩定的ESR。
　　多陽極電容的主要電性能、機械參數包括：
　　高電容：一般>1000 F ;
　　工作溫度范圍內非常低而穩定的ESR ;
　　低電感 ;
　　寬的額定電壓范圍：4V、6.3V及10V ;
　　低DCL < 60 A ;
　　小尺寸、低厚度3D片式封裝 ;
　　無引線框 ;
　　標準引腳，與常規模壓鉭電容尺寸兼容
　　體去耦電容應用
　　當今大量的嵌入式控制器是采用一種單板計算機（SBC）建立的。主導性的工業標準是PC/104，它規定了3.8” x 3.6”的形狀系數。新的更小的專有規格也在涌現，特別是基于16位和32位處理器的SBC。此外，PC/104 SBC還必須做到多個PC/104板的stack-through（堆疊嵌入）連接，以充分利用4.0mm（0.16”）的zui大安裝元件高度。
　　有相當數量的設計師還傾向于用一個微控制器或微處理器加選定外圍元件，做自己的定制嵌入式控制器方案。這些方案或許可以在PCB上直接實現，同普通SBC一樣也受到壓縮空間的限制。
　　所以，材料和封裝結構必須做到使一個電容適合裝入CPU和芯片組之間的十分小的空間，而不超出嚴格的高度限制。
　　功率要求通常由微處理器或微控器制造商根據電壓調節模塊（VRM）而制定。大多數系統根據一個能提供多個電壓值的同步降壓轉換器建立。通常，它們將提供1.5～1.8V、3.3V及5.0V的電壓，分別給處理器核心、處理器與芯片組I/O，以及通用板上各個基礎電單元。處理器核心電壓或VCORE，通常是選擇低ESR體電容時的一個主要難點。