電磁兼容性設計是老生常談的話題，但在電磁環境日益復雜的今天，電磁兼容設計依然很重要，不是么？這里分享幾點“過來人”總結的電磁兼容設計策略，或許這已經是您電路設計踐行的準則，那就讓我們一起多多分享這些設計經驗，努力提高電磁兼容性，構建“和諧”電磁環境吧！

1、選擇合理的導線寬度

由于瞬變電流在印制線條上所產生的沖擊干擾主要是由印制導線的電感成分造成的，因此應盡量減小印制導線的電感量。印制導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制干擾是有利的。時鐘引線、行驅動器或總線驅動器的信號線常常載有大的瞬變電流，印制導線要盡可能地短。對于分立元件電路，印制導線寬度在1.5mm左右時，即可*要求；對于集成電路，印制導線寬度可在0.2～1.0mm之間選擇。

2、采用正確的布線策略

采用平等走線可以減少導線電感，但導線之間的互感和分布電容增加，如果布局允許，采用井字形網狀布線結構，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

3、為了避免高頻信號通過印制導線時產生的電磁輻射，在印制電路板布線時，還應注意以下幾點：

（1）盡量減少印制導線的不連續性，例如導線寬度不要突變，導線的拐角應大于90度禁止環狀走線等。

（2）時鐘信號引線zui容易產生電磁輻射干擾，走線時應與地線回路相靠近，驅動器應緊挨著連接器。

（3）總線驅動器應緊挨其欲驅動的總線。對于那些離開印制電路板的引線，驅動器應緊緊挨著連接器。

（4）數據總線的布線應每兩根信號線之間夾一根信號地線。是緊緊挨著zui不重要的地址引線放置地回 路，因為后者常載有高頻電流。

（5）為了抑制印制板導線之間的串擾，在設計布線時應盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設置一根接地的印制線，可以有效地抑制串擾。

4、抑制反射干擾

為了抑制出現在印制線條終端的反射干擾，除了特殊需要之外，應盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據經驗，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應采用終端匹配措施。匹配電阻的阻值應根據集成電路的輸出驅動電流及吸收電流的zui大值來決定。

5、電路板設計過程中采用差分信號線布線策略

布線非常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發射，通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規則通常也都適用于差分信號的布線，特別是設計傳輸線的信號線時更是如此。

這就意味著我們必須非常謹慎地設計信號線的布線，以確保信號線的特征阻抗 沿信號線各處連續并且保持一個常數。在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB 線*一致。這就意味著，在實際應用中應該盡zui大的努力來確保差分線對中的PCB線具有*一樣的阻抗 并且布線的長度也*一致。差分PCB線通?？偸浅蓪Σ季€，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數不變。通常情況下，差分線對的布局布線總是盡可能地靠近。