1 嵌入式系統的概念與特點 EP9312已經集成了嵌入式系統所需的許多功能,為了使本設計滿足金融稅務類產品的要求,還增加了如下硬件:Super I/O器件(包含2個UART、1個并口、2個PS/2產品控制器),網絡PHY接口器件、接口電平轉換器、Flash、SDRAM等,PCB板采用4層板,表層為信號層,其中的電源線路層和地線層深埋在主板的內層,不易受到電源雜波的干擾,尤其是高頻電路,可以獲得較好的抗*力,系統的基本結構如圖1所示[2]。 | |||
3 模塊功能描述 3.1 CPU 系統時鐘模塊的作用是產生20個獨立的時鐘頻率來滿足EP9312不同獨立邏輯部分的要求,所以這些時鐘頻率都來源于外部的一個低頻晶體振蕩器。這樣處理器速率、總線速率、視頻速率就可以不同而且互不影響。 EP9312提供兩個接口外接晶體振蕩器,其頻率分別為32KHz(實時時鐘)和14.7456MHz。 為了獲得足夠高的時鐘頻率,EP9312同時提供兩個PLL,將32KHz和14.7456MHz頻率提升到足夠高(14.756MHz,zui大頻率可為400MHz)。 3.4 調試端口(JATG)模塊 EP9312提供了JTAG調試接口,它有6條測試掃描鏈,這個接口通過5個外部控制信號實現調試功能; TDO-測試數據輸出,TDI-測試數據輸入,TMS-測試模式選擇,TCK-測試時鐘,nTRST-測試復位。 由于EP9312集成了這些JTAG信號,因此引出這些信號線在板上擴展出JTAG口,即可與JTAG測試器進行通信。 3.5 存儲器 EP9312內含SDRAM控制器,它提供了一個高速存儲接口給多種存儲裝置,包括SDRAM,Synchronous Flash和Synchronous ROM等。 CPU中已有SDRAM控制器,因此系統不需要外加SDRAM控制器,只要采用合適的SDRAM存儲器,與EP9312的SDRAM信號線相連接即可。 本系統采用2片IS4216400B的16位數據總線SDRAM器件組合構成了一個32位數據總線的16MB存儲系統。今后如有需要,只需要16MB器件代替8MB的器件,即可方便地擴容至32MB SDRAM的系統。 本系統所用的Flash器件是In公司的TE28F320J3D-75,該器件采用56引腳TSOP封裝,32MB的存儲空間由32個128KB的擦除塊組成,該Flash采用25根地址線和16位數據線,可以通過BYTE信號來選擇是8位還是16位方式訪問。本系統采用16位方式訪問,因此該信號線接高電平,同時AO地址線接地,OE/WE是讀寫信號,由EP9312的讀寫控制線直接控制,系統中將Flash的片選信號CE2、CE1信號接地,CEO由EP9312的兩根片選信號CS0和CS6通過跳線來控制,如圖3所示。 3.6 PS/2、串口和并口 通過Super-I/O進行擴展,如圖1所示,Super-I/O選擇Winbond公司的W83977ATF。該器件提供兩個串口、一個并口、PS/2鍵盤鼠標接口和23個GPIO,通過EP9312的WAITn延時等待信號來匹配ISA總線與存儲總線的速度問題[3]。連同CPU提供的3個串口控制器,系統總共具有5個串口。 3.7 網絡 EP9312內部含有一個Ethernet的MAC,只需要一個PHY并通過VT6103L即可實現。 3.8 顯示電路 要根據不同的顯示屏來決定顯示電路設計,本系統設計成共支持五種屏幕,包括TFT、CSTN、DSTN、LVDS、VGA。EP9312輸出的是數字信號,分別為1位數據、場頻、行頻、時鐘、亮度控制幾類信號。對于TFT、CSTN、可以直接與EP9312的內置接口相連,但要注意CSTN在初始化彩色查找表時,將R.B色碼互換,接TFT屏要加電平轉換器,對于DSTN來說,本系統選用的屏幕為夏普公司的LM121VB1T02,該屏為單色屏,上下每時鐘周期4個象素,每個信號對應一個象素點,查閱EP9312的輸出象素轉換表后發現,雙掃描每時鐘周期4個象素的模式并不適用于該屏,所以本系統在設計中選用了雙掃描每時鐘周期8個象素的模式,并從中挑選出適合的信號來驅動該屏,同時也要加電平轉換器,在目前的市場上,TFT接口的屏并不是主流,相對來說LVDS接口的屏使用更廣,對LVDS接口的設計,本系統采用DS90C383MTD轉換器來構建,對于彩色CRT要加三個D/A轉換器和電平轉換器,單色CRT只要一個D/A轉換器和電平轉換器,接VGA屏要加器件,如ADV7123[4],顯示電路模塊圖如圖4所示。 EP9312需要4個不同的電源:RVDD(3.3V)、CVDD(1.8V)、VDD_PLL(1.8V)和VDD_ADC(3.3V)。板上其他元件除了3.3V供電的以外,還有5V供電的,整個系統的輸入電壓為12V,通過變壓器件變成5V,再通過LT176ET-3.3轉換器件把+5V轉變為3.3V的系統電壓,通過LT176ET-1.8轉換器件把+3.3V轉變為1.8V的EP9312內核電壓。 3.10 GPIO分配 EP9312有16個具有中斷能力的增強型通用I/O,由于金融稅務類嵌入式系統的產品通常不需要IDE接口,因此IDE接口的I/O設計成GPIO,連同其他一些設計,總共增加了49個可選通用I/O。 3.11 Bootloader Bootloader是系統加電啟動運行的*段軟件代碼,整個系統的加載啟動任務就*由Bootloader來完成。簡單的說,Bootloader就是在操作內核或用戶應用程序運行之前運行的一段小程序,通過這段小程序,可以初始化硬件設備,建立內存空間的映射圖,從而將系統的軟硬件環境帶到一個合適的狀態,以便為zui終調用操作系統內核或用戶應用程序準備好正確的環境[5],EP9312提供了20種Bootloader的方式,分別經過EECLK、EEDAT、LBOOTI、LBOOTO、ASDO、CSn[7:6]的跳線組合來選擇。 本系統在調試和生產時,采用16-bit Serial boot的啟動方式,對應的EECLK、EEDAT、LBOOTI、LBOOTO、ASDO、CSn[7:6]選擇方式分為為:1、1、0、X、0、1。此時,CPU通過片內已經固化的4KB程序進行啟動,初始化CPU和串口,并通過串口把用戶程序下載到Flash中,當系統正常工作時,則直接通過Flash啟動,直接在Flash中讀取程序代碼運行[6]。 本設計利用前者把操作系統和應用程序寫入Flash中,用后者進行嵌入式系統的正常工作開啟。 4 結束語 本文介紹了一種基于EP9312的銀稅類嵌入式系統的硬件設計方案,經過測試,系統各部分都能正常工作,實現了預定的功能。 與以前的嵌入式系統平臺相比,本系統集成度高、主板面積小、外圍接口多、成本低、運行速度快、是一款性價比很高的產品,能為嵌入式產品的開發提供一個良好的平臺,主要面向計算機終端、存折打印機、補登機、POS機等嵌入式產品。 |
免責聲明
- 凡本網注明"來源:智能制造網"的所有作品,版權均屬于智能制造網,轉載請必須注明智能制造網,http://www.xashilian.com。違反者本網將追究相關法律責任。
- 企業發布的公司新聞、技術文章、資料下載等內容,如涉及侵權、違規遭投訴的,一律由發布企業自行承擔責任,本網有權刪除內容并追溯責任。
- 本網轉載并注明自其它來源的作品,目的在于傳遞更多信息,并不代表本網贊同其觀點或證實其內容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時,必須保留本網注明的作品來源,并自負版權等法律責任。
- 如涉及作品內容、版權等問題,請在作品發表之日起一周內與本網聯系,否則視為放棄相關權利。
2025長三角國際智能儀表/線纜產業博覽會
展會城市:滁州市展會時間:2025-11-11